用单片容量为1K×4位的存储器组成4K×8位的存储器，需要______片。

块板的容量为4K×8位，则该存储器所需的地址码总位数是________，其中________位用于选板，________位用于选片，________位用于存储芯片的片内地址。

1000H～1FFFH(假定地址总线为16位)。

地址总线A0(高位)～A15(低位)，用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（）。

A．A2A3

B．A0A1

C．A12A13

D．A14A15

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

A.16

B.32

C.48

D.128

多少位？芯片地址分别是多少位？

每块板的容量为16K×8位，则该存储器所需的地址码总位数是________，其中________位用于选板，________位用于选片，________位用于存储芯片的片内地址。

用2K×4位/片的存储芯片组成容量为8K×8位的存储器，地址总线A15～A0（低)。双向数据总线D7～D0（低)

,读/写信号线R/W。请回答：

1、画出该存储芯片级逻辑图，包括地址总线、数据线、片选信号线(低电平有效)及读/写信号线的连接。

2、将地址总线A15～A0中的哪几位分配给存储芯片,并写出各片选信号的逻辑式，即

CS0=？CS1=？CS2=？CS3=

A.无

B.1K

C.2K

D.4K

及条数。