用与非门设计4变量的多数表决电路。当输入变量A，B，C，D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

A.

B. 

C. 

D. 

设计以下3变量组合逻辑电路：

(1)判奇电路。输入中有奇数个1时，输出为1，否则为0。

(2)判偶电路。输入中有偶数个1时，输出为1，否则为0。

(3)判一致电路。输入变量取值相同时，输出为1，否则为0。

(4)判不一致电路。输入变量取值不一致时，输出为1，否则为0。

(5)被3整除电路。输入能被3整除时，输出为1，否则为0。

(6)A，B，C多数表决电路。有2个或2个以上为1时输出才为1，但C有否决权。

上同意，或者有两人同意，但其中一人是教练。试用2输入与非门设计该表决电路。

、M0的一组取值，可实现a、b的一种逻辑运算，如表3．2．6所示。要求用最少的与非门实现，且输入无反变量。

低电平0。

请帮忙给出正确答案和分析，谢谢！

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。

股份大小决定的输出表决结果：赞成、平局和否决，分别用F₁、F₂和F₃表示。(股东投票赞成和输出表决结果均用1表示)。

基本RS触发器设计

实验要求

用原理图输入设计法或Verilog HDL文本输入设计法设计基本RS触发器电路，建立基本RS触发器的实验模式。通过电路仿真和硬件验证，进一步了解基本RS触发器的功能和特性。

设计原理

基本RS触发器可以由两个与非门或者两个或非门构成。由两个与非门构成的基本RS触发器的原理图如图所示，其中RDN是异步置0输入端，低电平有效；SDN是异步置1输入端，低电平有效；Q是触发器的输出端，QN是反相输出端。由图所示的电路可知，基本RS触发器的输出表达式为

(2.2.1)