图（a)所示电路为同步十进制加法计数器74160和3线－8线译码器74138组成的电路，74138输出低电平有效，使能端。

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

A.5

B.7

C.6

D.8

试分析图11.20(a)电路的工作原理，画出输出电压v_O的波形图。其中，74HC151是8选1数据选择器。74LS161为同步十六进制加法计数器。假定74LS161和反相器G₁的输出电阻远远小于R的阻值。74HC151各输入端的电压波形如图11.20(b)所示。

制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少？已知CLK端的输入脉冲频率为10kHz。

说明当输入控制信号A'、B'、C'、D'、E'、P'、G'、H'、I分别为低电平时由Y端输出的脉冲频率各为多少.已知CLK端输入脉冲的频率为10kHz.

及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

表7．4．1所示。求出在CP信号连续作用下D3～D0的输出序列，并说明它们与CP信号频率之比。

图4-63所示为由二一十进制编码器74147和同步十进制计数器74162组成的可控分频器。试说明输入信号A、B、C、D、E、F、G、H、J分别为低电平时，由f端输出的信号频率依次为多少。假设CP的重复频率为10kHz。