用于片外数据存储器RAM的读/写控制信号是：（) （A) EA （B) RD （C) PSEN （D) WR

用于片外数据存储器RAM的读/写控制信号是：( )

(A) EA (B) RD (C) PSEN (D) WR

某8位计算机采用单总线结构，地址总线17根（A16~0，A16为高位)，数据总线8根双向（D7~0)，控制信号（

高电平为读，低电平为写)。

已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成;紧接着40K为备用区，暂不连接芯片;而后78K为用户程序和数据空间，用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下：

SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。

ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。

译码器：3―8译码器，输出低电平有效;为使能信号，低电平时译码器功能有效。

其它“与、或”等逻辑门电路自选。

(1)请问该主存需多少SRAM芯片？

(2)试画出主存芯片与CPU的连接逻辑图。

(3)写出各芯片地址分配表。

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

A.决定数据总线上数据流的方向

B.控制存储器读/写操作的类型

C.控制流入、流出存储器信息的方向

D.以上的任一作用

用2K×4位/片的存储芯片组成容量为8K×8位的存储器，地址总线A15～A0（低)。双向数据总线D7～D0（低)

,读/写信号线R/W。请回答：

1、画出该存储芯片级逻辑图，包括地址总线、数据线、片选信号线(低电平有效)及读/写信号线的连接。

2、将地址总线A15～A0中的哪几位分配给存储芯片,并写出各片选信号的逻辑式，即

CS0=？CS1=？CS2=？CS3=

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

读外RAM地址DPTR中包含的信息有( )；

A．片选信号 B．读外RAM相应存储单元的地址信号

C．读外RAM操作信号 D．信号

A.片选信号

B.读外RAM相应存储单元的地址信号

C.读外RAM操作信号

D.RD信号

A.=0和=0

B.=0和=1

C.=1和=0

D.=1和=1