题目内容
（请给出正确答案）
[主观题]
用VHDL设计一个三态输出的双4选1数据选择器。其地址信号共用，且各有个低电平有效的使能端
答案
查看答案
重要提示：请勿将账号共享给其他人使用，违者账号将被封禁！
查看《购买须知》>>>
请输入或粘贴题目内容
搜题
拍照、语音搜题，请扫码下载APP
题目内容
（请给出正确答案）
答案
更多“用VHDL设计一个三态输出的双4选1数据选择器。其地址信号共用，且各有个低电平有效的使能端”相关的问题
第1题
试用双4选l数据选择器74HCl53设计一个偶校验电路，当WXYZ中有偶数个1时(不包括0)输出为1，否则为0。
第2题
用VHDL描述下列器件的功能： (1)4选1数据选择器； (2)2线-4线译码器； (3)时钟R-S触发器； (4)带复位端Clear和置位端Preset、延迟Tpd为20ns的响应CP下降沿的J-K触发器； (5)主从J-K触发器； (6)集成计数器74163； (7)集成移位寄存器74194。
第3题
设计一个同步时序电路，若输入连续四值为1101时，输出为1，否则输出为0，要求： (1)用D触发器和门电路实现设计。 (2)用VHDL语言实现设计。
第5题
设计一个1位十进制数指示器，输入为8421BCD码，当输入数值大于5时输出为1： (1)用逻辑门设计电路； (2)用VHDL语言设计电路。
第6题
| N | D C B A | F |
| 0 1 2 3 4 5 6 7 8 9 | 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 1 | |
第8题
设计一个25进制计数器。 (1)用MSI计数器74160和门电路设计。 (2)用VHDL语言设计。
第10题
A、一个“检1”电路，即输入（DCBA）中包含奇数个‘1’时，输出为‘1’
B、一个“检1”电路，即输入（DCBA）中包含偶数个‘1’时，输出为‘1’
C、一个四变量异或电路，即
D、一个四变量同或电路，Y=A⊙B⊙C⊙D
第11题
→8→1→2→…设计时要求自启动，画出逻辑图。
