某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（)。

某系统的内存储器容量为64K×16bit，存储器芯片采用62256(32K×8位的SRAM)，画出存储器的扩展接线草图。

某SRAM芯片的存储容量为512K~8位，该芯片的地址线和数据线的数目为()。

A．64和 16

B．16和64

C．64和8

D．16和6

A.0～64k

B.0～32k

C.0～64KB

D.0～32KB

序区。现有4K×4位的ROM芯片和8K×4位的SRAM芯片。 问：该机所允许的最大主存空间是多少？构建该机所允许的最大空间的主存，需用上述规格的ROM芯片和SRAM芯片各多少？

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

存储容量为64K×8的存储器芯片包含()字单元，可以存储 ()字节的数据。

A．32 K，8 K

B．32 K，16 K

C．64 K，8 K

D．64 K，64 K

）倍。

A．4、2

B．8、4

C．2、4

D．4、8

试用一个具有片选使能

容量为8 K×8位的SRAM芯片和必要的逻辑门，设计一个16 K×16位的存储器系统，试画出其逻辑图。

某计算机的字长为16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用4种寻址方式(寄存器间接寻址方式、直接寻址方式、基址变址寻址方式、寄存器相对寻址方式)设计指令格式。

案并画出框图。说明在使用时应注意什么问题？