试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自低位的借位（Ci-1）；输出为两数之差（Si）和向高位的借位信号（Ci）。则正确的电路设计是：

试用3线-8线译码器74HC138和必要的门电路，设计具有控制端K的一位全减运算电路。当K=1时，全减运算被禁止；当K=0时，做全减运算。

试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为3位二进制数。二者之间关系如下：

2≤X≤5时，F=X+2

X＜2时，F=1

X＞5时，F=0

RAM 2114芯片(容量为1 K×4位)和3线-8线译码器74HCl38的简化框图如图6．4．3所示，试用这两种类型的芯片组成4 K×8位的存储器系统，写出设计思想，画出逻辑图。

设计一个组合逻辑电路，当M=1时，两个2位二进制数A=A₁A₀和B=B₁8₀实现全加；当M=0时，两个二进制数实现全减。要求用两片3线-8线译码器74HC138实现，必要时可用门电路。

试用3线-8线译码器和8线-3线优先编码器构成y=(3x)mod8电路，x和y都是三位二进制数。8线-3线优先编码器的逻辑符号如图所示。

试用两片2/4线译码器构成一个3/8线译码器。

13 试用两片2/4线译码器构成一个3/8线译码器。

用3线—8线译码器设计一个既能做一位二进制数的令加运算，又能做一位二进制数的伞减运算的电路。

要求：(1)根据题意要求，写真值表。

(2)写出电路输出函数的最简与或表达式。

(3)画出用3线—8线译码器74LS138芯片实现的电路。