（)是CTD计数器的计数脉冲输入端。

A.同步计数器

B.异步计数器

C.可逆数器

D.步计数器

计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转，称为同步计数器。()

计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转，称为异步计数器。()

输入控制信号A、B、C、D、E、F、G、H分别为低电时,输出脉冲与时钟脉冲的分频比分别为1/9、1/8、1/7、1/6、1/5、14、1/3、1/2.请画出电路图.74LS147逻辑符号如图5.30(a)所示,74LS160逻辑符号如图5.30(b)所示,74LS160功能如表5.5所示,Q₃、Q₂、Q₁、Q₀为输出端,Q₃、Q₂、Q₁、Q₀为置数数据输入端:CO为进位输出,在计数至1001时输出一个时钟周期的高电平.

的______。

计数器的复位输入电路（)、计数输入电路当前值（)设定值时，每来一个（)，计数器的当前值+1.计数当前

值等于设定值时，其常开触点()、常闭触点()。再来计数脉冲时当前值()。复位输电路()时，计数器被复位，复位后其常开触点()、常闭触点()，当前值为()。

计数器的复位输入电路（)、计数输入电路（)时，计数器的当前值加1。计数当前值等于设定值时，其常开

触点()，常闭触点()。再来计数脉冲时当前值()。复位输入电路()时，计数器被复位，复位后其常开触点()，常闭触点()，当前值等于()。

择。说明设计过程，画出逻辑图。

以上设计可以使用外加的逻辑门。

下表是十进制中规模计数器的功能表。

RESET	bar{LOAD}	CLK	QDQCQBQA
1	1	φ	复位全0状态
φ	0	↑	预置
φ	1	↑	加计数

计数器还有进位输出F端，当加计数剑1001状态时产生进位负脉冲输出。

计数器的逻辑符号如图所示。

某双积分型ADC电路中计数器由四片十进制集成计数器T210组成，它的最大计数容量(N1)=(5000)10。计数脉冲的频率fC=25 kHz，积分器电阻R=100 kfl，C=1μF，输入电压0～5 V。试求： (1)第一次积分时间T1； (2)积分器的最大输出电压∣vOmax∣； (3)当VREF=±10 V，若计数器的计数值M=(1740)10。时，表示输入电压vI多少？

入端A3A2A1A0接固定电平1001；计数器的数据输入端D3D2D1D0=0010。 (1)一个Z脉冲周期内包含多少个CP脉冲周期？ (2)若将

试求一个Z脉冲周期内应包含多少个CP脉冲周期。