重要提示:请勿将账号共享给其他人使用,违者账号将被封禁!
查看《购买须知》>>>
首页 > 大学专科> 制造
网友您好,请在下方输入框内输入要搜索的题目:
搜题
拍照、语音搜题,请扫码下载APP
扫一扫 下载APP
题目内容 (请给出正确答案)
[主观题]

图2.3.15(a)、(b)所示的逻辑门电路均为+5 V电源供电,在下列两种情况下,分别讨论图2.3.15(a)、(b)的

图2.3.15(a)、(b)所示的逻辑门电路均为+5 V电源供电,在下列两种情况下,分别讨论图2.3.15(a)、(b)的输出各是什么? (1)两个电路均为CMOS门;

图2.3.15(a)、(b)所示的逻辑门电路均为+5 V电源供电,在下列两种情况下,分别讨论图2.3(2)两个电路均为74LS系列TTL门,VIL(max)=0.8 V,VIH(min)=2 V。

答案
查看答案
更多“图2.3.15(a)、(b)所示的逻辑门电路均为+5 V电源供电,在下列两种情况下,分别讨论图2.3.15(a)、(b)的”相关的问题

第1题

②如图8.19所示的逻辑门中,能使F恒为1的逻辑门是图()。

②如图8.19所示的逻辑门中,能使F恒为1的逻辑门是图( )。

②如图8.19所示的逻辑门中,能使F恒为1的逻辑门是图()。②如图8.19所示的逻辑门中,能使F恒为

点击查看答案

第2题

试用图4.3.14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4.3.14(b)所示

试用图4.3.14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4.3.14(b)所示时序关系。

试用图4.3.14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4.3.1

点击查看答案

第3题

试对图题3.7.1所示电路的逻辑门进行变换,使其可以用单一的或非门实现。

试对图题3.7.1所示电路的逻辑门进行变换,使其可以用单一的或非门实现。请帮忙给出正确答案和分析,谢

点击查看答案

第4题

图2.4.4所示为OD门构成的电路。 (1)写出输出端的逻辑表达式; (2)当A、B都为高电平或者都

图2.4.4所示为OD门构成的电路。 (1)写出输出端的逻辑表达式; (2)当A、B都为高电平或者都为低电平时,输出何种电平? (3)当A、B有一个为高电平,另一个为低电平时,输出何种电平?

图2.4.4所示为OD门构成的电路。 (1)写出输出端的逻辑表达式; (2)当A、B都为高电平或者都

点击查看答案

第5题

画出图P3.4-1(a),(b)所示门电路的输出波形,其输入波形如图P3.4-1(c)所示。不考虑门的传输延迟时间。

画出图P3.4-1(a),(b)所示门电路的输出波形,其输入波形如图P3.4-1(c)所示。不考虑门的传输延迟时间。写出Y的逻辑表达式并画出真值表。

画出图P3.4-1(a),(b)所示门电路的输出波形,其输入波形如图P3.4-1(c)所示。不考虑门

点击查看答案

第6题

图2.3.14(a)、(b)所示为传输门和非门构成的电路及输入波形。试说明该电路实现的逻辑功能,并画出输

图2.3.14(a)、(b)所示为传输门和非门构成的电路及输入波形。试说明该电路实现的逻辑功能,并画出输出L的波形。

图2.3.14(a)、(b)所示为传输门和非门构成的电路及输入波形。试说明该电路实现的逻辑功能,并画

点击查看答案

第7题

试画出图3一14所示电路中各点在考虑门电路有延迟情况下的波形。各逻辑门 平均传输延迟为10ns。输
入信号A的周期为100ns。

试画出图3一14所示电路中各点在考虑门电路有延迟情况下的波形。各逻辑门 平均传输延迟为10ns。输入

点击查看答案

第8题

在图2.6(a)所示TTL门组成的电路中,已知OC门输出管截止时的漏电流IOH≥100μA,输出管导通时允许流
在图2.6(a)所示TTL门组成的电路中,已知OC门输出管截止时的漏电流IOH≥100μA,输出管导通时允许流

过的最大负载电流ILM≤15mA,输出Y的高、低电平满足UOH≥3V,UOL≤0.4V与非门G1~G5的输入特性如图2.6(b)所示,输入A、B的波形如图2.6(c)所示.

(1)写出函数Y的逻辑表达式.

(2)画出输出Y与输入A、B的对应波形.

(3)计算电阻R的取值范围.

在图2.6(a)所示TTL门组成的电路中,已知OC门输出管截止时的漏电流IOH≥100μA,输出管导

点击查看答案

第9题

在图10.2中,欲使图(a)中的Ya=AB,图(b)中的Yb=A+B,图(c)为三态门接成总线结构的电路.试
在图10.2中,欲使图(a)中的Ya=AB,图(b)中的Yb=A+B,图(c)为三态门接成总线结构的电路.试

改正下图电路的错误,使其正常工作并得到想要的输出结果:写出图(d)所示TIL门电路的输出Yd的逻辑表达式.

在图10.2中,欲使图(a)中的Ya=AB,图(b)中的Yb=A+B,图(c)为三态门接成总线结构的

点击查看答案

第10题

试根据图4.4.31和图4.4.32所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比较
器的行为进行描述。要求如下:

试根据图4.4.31和图4.4.32所示的数值比较器逻辑图,使用分模块、分层次设计方法,对两位数值比

(1)首先根据图4.4.31对1位数值比较器的行为进行描述,并用Quartus II软件对该模块进行逻辑功能仿真,并给出仿真波形。

(2)然后根据图4.4.32结构,调用上面设计的1位比较器模块和基本门级元件,完成成两位数值比较器的建模。

(3)最后用QuartusII软件对整个电路进行逻辑功能仿真,并给出仿真波形。

点击查看答案
下载APP
关注公众号
TOP
重置密码
账号:
旧密码:
新密码:
确认密码:
确认修改
购买搜题卡查看答案 购买前请仔细阅读《购买须知》
请选择支付方式
  • 微信支付
  • 支付宝支付
点击支付即表示同意并接受了《服务协议》《购买须知》
立即支付 系统将自动为您注册账号
已付款,但不能查看答案,请点这里登录即可>>>
请使用微信扫码支付(元)

订单号:

遇到问题请联系在线客服

请不要关闭本页面,支付完成后请点击【支付完成】按钮
遇到问题请联系在线客服
恭喜您,购买搜题卡成功 系统为您生成的账号密码如下:
重要提示:请勿将账号共享给其他人使用,违者账号将被封禁。
发送账号到微信 保存账号查看答案
怕账号密码记不住?建议关注微信公众号绑定微信,开通微信扫码登录功能
请用微信扫码测试
优题宝