欲组成一个32K×8位的存储器，当分别选用1 K×4位，16K×1位，2K×8位的三种不同规格的存储芯片时．各需_

则需________片；若选用1 K×4位的存储芯片共需________片。

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

）倍。

A．4、2

B．8、4

C．2、4

D．4、8

大主存空间，并选用模块板形式，问： (1)若每个模块板为32K×8位，共需几个模块板？ (2)每个模块板内共有多少片RAM芯片？ (3)主存共需要多少RAM芯片？CPU如何选择各模块板？如何选择具体芯片(说明选用的器件及地址码的分配)？

某系统的内存储器容量为64K×16bit，存储器芯片采用62256(32K×8位的SRAM)，画出存储器的扩展接线草图。

欲组成64 K×8位存储器系统，若用SRAM 6264(8 K×8位)芯片，共需要________________片这样的芯片，地址线需要________________位，其中________________位作片选线，________________位作片内选择线。

块板的容量为4K×8位，则该存储器所需的地址码总位数是________，其中________位用于选板，________位用于选片，________位用于存储芯片的片内地址。

每块板的容量为16K×8位，则该存储器所需的地址码总位数是________，其中________位用于选板，________位用于选片，________位用于存储芯片的片内地址。

试用一个具有片选使能

容量为8 K×8位的SRAM芯片和必要的逻辑门，设计一个16 K×16位的存储器系统，试画出其逻辑图。

用2K×4位/片的存储芯片组成容量为8K×8位的存储器，地址总线A15～A0（低)。双向数据总线D7～D0（低)

,读/写信号线R/W。请回答：

1、画出该存储芯片级逻辑图，包括地址总线、数据线、片选信号线(低电平有效)及读/写信号线的连接。

2、将地址总线A15～A0中的哪几位分配给存储芯片,并写出各片选信号的逻辑式，即

CS0=？CS1=？CS2=？CS3=