简述主存的读/写过程。
第2题
第3题
下列说法中正确的是_______。
A.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分
B.主存储器只由易失性的随机读/写存储器构成
C.单体多字存储器主要解决访存速度的问题
第4题
第5题
一个Cache—主存系统,采用50 MHz的时钟,存储器以每一个时钟周期(简称周期)传输一个字的速率,连续传输8个字,以支持块长为8个字的Cache,每字4个字节。假设读操作所花的时间是:1个周期接收地址,3个周期延迟,8个周期传输8个字;写操作所花的时间是:1个周期接受地址,2个周期延迟,8个周期传输8个字,3个周期恢复和写入纠错码。求出对应下述几种情况的存储器最大带宽。 (1)全部访问为读操作。 (2)全部访问为写操作。 (3)65%的访问为读操作,35%的访问为写操作。
第6题
金圣叹评点《水浒传》,称赞它“胜似史记” (《读第五才子书法》),这主要是从写人和叙事两方面着眼的。请从这两方面简述人对“胜似《史记》”的理解。(中国人民大学2002年)
第7题
高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;紧接着40K为备用区,暂不连接芯片;而后78K为用户程序和数据空间,用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下:
SRAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。
ROM:8K×8位,其中CS:为片选信号,低电平有效,OE:为读出控制,低电平读出有效。
译码器:3―8译码器,输出低电平有效;为使能信号,低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片?
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。
第9题
A.Ⅰ
B.Ⅱ
C.Ⅲ
D.Ⅰ、Ⅱ