假设该流水线有正常的定向路径和一个单周期延迟分支，请对该循环中的指令进行调度，你可以重新组织

处理分支指令，且所有的存储器访问都命中Cache，那么执行上述循环需要多少个时钟周期？

有一条动态多功能流水线由6个功能段组成，如图3．6所示。

图3．6 其中，S1、S4、S5、S6组成乘法流水线，S1、S2、S3、S6组成加法流水线，各个功能段时间均为50 ns，假设该流水线的输出结果可以直接返回输入端，而且设置有足够的缓冲寄存器，若以最快的方式用该流水线计算

xiyizi。

在没有任何其他定向(或旁路)硬件的支持下，请画出该指令序列执行的流水线时空图。假设采用排空流水线的策略处理分支指令，且所有的存储器访问都命中Cache，那么执行上述循环需要多少个时钟周期？

外开销和冲突，则执行完该程序所用的时间是()。

A．(5+M)×T

B．(4+M)×T

C．5+M×T

D．4+M×T

s、T4=80 ns。则加法器流水线的时钟周期至少为________。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为________。

到一个向量的每个元素上。 Loop： L．D F0，0(R1) ／／取一个数组元素放入F0 ADD．D F4，F0，F2 ／／加上在F2中的标量 S．D F4，0(R1) ／／存结果 DADDIU R1，R1，-8 ／／指针减8(每个数据占8个字节) BNE R1，R2，Loop ／／若R1不等于R2，表示尚未结束，转移 ／／到Loop继续 现做以下假设。 ①每个时钟周期能流出一条整数型指令和一条浮点操作指令，即使它们相关也是如此。 ②整数ALU运算和地址计算共用一个整数部件，并且对于每一种浮点操作类型都有一个独立的流水化了的浮点功能部件。 ③指令流出和写结果各占用一个时钟周期。 ④具有动态分支预测部件和一个独立的计算分支条件的功能部件。 ⑤跟大多数动态调度处理器一样，写回段的存在意味着实际的指令延迟会比按序流动的简单流水线多一个时钟周期。所以，从产生结果数据的源指令到使用该结果数据的指令之间的延迟为：整数运算1个周期，load指令2个周期，浮点加法运算3个周期。要求： ①列出该程序前面3遍循环中各条指令的流出、开始执行和将结果写到CDB上的时间。 ②如果分支指令单流出，没有采用延迟分支，但分支预测是完美的。请列出整数部件、浮点部件、数据Cache以及CDB的资源使用情况。

假设指令流水线分取指(IF)、译码(ID)、执行(EX)、回写(WR)四个过程段，共有10条指令连续输入此流水线。 (1)画出指令周期流程。 (2)画出非流水线时空图。 (3)画出流水线时空图。 (4)假设时钟周期为100 ns，求流水线的实际吞吐量(单位时间执行完毕的指令数)。 (5)求该流水处理器的加速比。

所谓单目标最短路径（single-destinationshortestpath)问题是指在一个带权有向图G中求从各个顶

点到某一指定顶点v的最短路径，例如，对于图8-47(a)所示的带权有向图，用该算法求得的从各顶点到顶点2的最短路径如图8-47(b)所示.

关于最短路径的读法以顶点0为例，在从顶点0到顶点2的最短路径上，顶点0的后继为顶点1(即path[0]=1)，顶点1的后继为顶点3(即path[1]=3)，顶点3的后继顶点为2(即path[3]=2).

编写一个算法，求解一个带权有向图的单目标最短路径问题。假设图G的顶点数据的类型为char，边上权值的数据类型为float。

假设各种分支指令数占所有指令数的百分比如下：

现有一条段数为4的流水线，无条件分支在第二个时钟周期结束时就被解析出来，而条件分支要到第三个时钟周期结束时才能够被解析出来。第一个流水段是完全独立于指令类型的，即所有类型的指令都必须经过第一个流水段的处理。请问在没有任何控制相关的情况下，该流水线相对于存在上述控制相关情况下的加速比是多少？

和MUL操作各需要2个、3个和4个时钟周期。每个操作都在第一个时钟周期从通用寄存器中读操作数，在最后一个时钟周期把运算结果写到通用寄存器中。 K： MOVE R1，R0 ；R1←(R0) K+1： MUL R0，R2，R1 ；R0←(R2)*(R1) K+2： ADD R0，R3，R2 ；R0←(R3)+(R2) 画出指令执行的流水线时空图，并计算执行完3条指令共需要多少个时钟周期。

今有四级流水线，分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤。假设完成各步操作的时间依次为100 ns、100 ns、70 ns、50 ns。 (1)流水线的时钟周期应取何值？ (2)若相邻的指令发生数据相关，那么第二条指令安排推迟多少时间才能不发生错误？ (3)若相邻两指令发生数据相关，而不推迟第二条指令的执行，可采取什么措施？